TSMC dice que la fabricaci贸n de 3 nm super贸 las expectativas y llegar谩 antes de lo esperado









El mercado de chips se est谩 preparando para dar un salto adelante en el avance de su proceso de fabricaci贸n. Si hasta ahora tenemos componentes fabricados en una litograf铆a de 7nm y tambi茅n de 5nm, la fabricaci贸n en 3nm es una realidad cada vez m谩s cercana. Y las f谩bricas han trabajado mucho para llevar esta novedad a los equipos del futuro.

Ahora, el gigante TSMC dijo que el proceso de fabricaci贸n de la litograf铆a de 3 nm ha superado las expectativas y podr铆a llegar antes de lo previsto.

Inicialmente, se esperaba que el proceso de fabricaci贸n de 3 nm pudiera comenzar a partir de este a帽o 2021. Sin embargo, los fabricantes se han enfrentado a varias limitaciones que han provocado retrasos en este segmento en general.

Por otro lado, ya se dice que el pr贸ximo procesador Kirin 9010 podr谩 comenzar con el lanzamiento de los primeros SoC de 3 nan贸metros.





TSMC dice que el proceso de 3 nm ha superado las expectativas

Durante la Conferencia Internacional de Circuitos Virtuales de Estado S贸lido (ISSCC 2021), el Co-CEO de TSMC, Deyin Liu, habl贸 sobre los 煤ltimos avances en el proceso de fabricaci贸n de la empresa taiwanesa. Y seg煤n Liu, el proceso de fabricaci贸n de la litograf铆a de 3 nm est谩 superando las expectativas y puede llegar antes de lo previsto.

As铆, se estima que la producci贸n experimental se iniciar谩 en el segundo semestre de este a帽o. Y se espera que la producci贸n en masa oficial comience en 2022.

La primera generaci贸n del proceso de 3 nm de TSMC seguir谩 utilizando transistores FinFET. A su vez, Samsung utiliza un sistema m谩s agresivo, GAAFET.

En comparaci贸n con la fabricaci贸n de 5 nm, el proceso de 3 nm de la compa帽铆a taiwanesa tiene un aumento del 70% en la densidad del transistor, lo que permite a los socios elegir entre una mejora del rendimiento del 11% o una reducci贸n del 27% en el consumo de energ铆a.

Finalmente, el ejecutivo agreg贸 que la litograf铆a ultravioleta extrema (EUV) es cada vez m谩s relevante. Adem谩s, indica que el proceso de fabricaci贸n de 3nm, 5nm o un futuro de 2nm deber铆a seguir utilizando esta tecnolog铆a. Liu Deyin dice que TSMC tiene un gran avance en la tecnolog铆a EUV, con una potencia de 350W, que puede soportar el proceso de 5nm y tambi茅n ser utilizado en el futuro proceso de 1nm.

Seg煤n el plan TSMC, el proceso del chip debe seguir respetando la Ley de Moore. Es decir, la generaci贸n de nuevos procesos debe actualizarse cada dos a帽os, con una importante actualizaci贸n tecnol贸gica prevista en 10 a帽os.

Lea tambi茅n:

Ana Gomez

Ana G贸mez. Naci贸 en Asturias pero vive en Madrid desde hace ya varios a帽os. Me gusta de todo lo relacionado con los negocios, la empresa y los especialmente los deportes, estando especializada en deporte femenino y polideportivo. Tambi茅n me considero una Geek, amante de la tecnolog铆a los gadgets. Ana es la reportera encargada de cubrir competiciones deportivas de distinta naturaleza puesto que se trata de una editora con gran experiencia tanto en medios deportivos como en diarios generalistas online. Mi Perfil en Facebook:聽https://www.facebook.com/ana.gomez.029   Email de contacto: ana.gomez@noticiasrtv.com

Deja una respuesta

Tu direcci贸n de correo electr贸nico no ser谩 publicada. Los campos obligatorios est谩n marcados con *